熊猫时时彩计划软件|时时彩计划可信吗
×
×

中科院半導體所研制成功低功耗高性能Delta-Sigma調制器芯片

2019-11-14 13:14:26 來源:EETOP
中國科學院半導體研究所半導體超晶格國家重點實驗室高速圖像傳感及信息處理課題組的劉力源研究員等研制出一款低功耗、高性能 Delta-Sigma調制器。相關研究成果以題目為 “A Discrete-Time Audio Modulator Using Dynamic Amplifier With Speed Enhancement and Flicker Noise Reduction Techniques”的論文發表在集成電路芯片設計領域的頂級學術期刊IEEE Journal of Solid-State Circuits (JSSC)上。

Delta-Sigma調制器構成的模數轉換器(ADC)廣泛應用于高精度、低功耗物聯網節點信號獲取和處理場景,是目前模擬數字混合集成電路芯片設計研究領域的重要研究方向之一。在國家重點研發計劃、國家科技重大專項和中國科學院青年創新促進會計劃等項目支持下,課題組提出了一種新型動態放大器實現了開關電容積分器和兩種閃爍噪聲消除技術有效降低了噪聲,研制出一種低功耗高精度離散時間Delta-Sigma調制器。

調制器采用運用四位逐次逼近量化器的兩階前饋架構,包括兩個基于新型動態放大器的開關電容積分器和一個四比特逐次逼近量化器。積分器采用新型時序控制電路解決了電壓跌落問題;采用加速支路在有效的共模電壓范圍內提高了積分器的差模特性;采用兩種閃爍噪聲抑制技術,改善了信噪比(SNR)。基于65nm CMOS工藝實現了調制器,測試結果表明,24kHz帶寬內信號噪聲失真比(SNDR)為89.6 dB,動態范圍(DR)為91 dB,功耗僅為49μW @ 0.8 V電源電壓。圖1(a)和(b)分別為芯片照片和測量的輸出信號頻譜結果。論文第一作者為直博五年級學生馬松。

 


免責聲明:本文由作者原創。文章內容系作者個人觀點,轉載目的在于傳遞更多信息,并不代表EETOP贊同其觀點和對其真實性負責。如涉及作品內容、版權和其它問題,請及時聯系我們,我們將在第一時間刪除!

全部評論

X
熊猫时时彩计划软件 怎样玩时时彩 双色球最全缩水软件 天谕世界boss赚钱 白小姐 江苏11选5开奖查询 3d杀号选胆图 5分快3计划软件下载 西游争霸安卓版 重庆时时猜龙虎走 4056棋牌游戏平台 北京pk拾云端计划软件 时时彩 后一 稳赚 捕鱼达人之深寂海底 老北京pk赛车预计软件 内蒙古时时彩11选五走势图 北京pk10全天计划单双